19日本国特許庁(JP)

① 特許出顧公開

@ 公 開 特 許 公 報 (A) 平3-155640

®Iñt. Cl.⁵

識別記号

庁内整理番号

③公開 平成3年(1991)7月3日

H 01 L 21/336 27/06 29/784

8422-5F H 01 L 29/78 7735-5F 27/06

301 L 102 E

審査請求 未請求 請求項の数 1 (全5頁)

Q発明の名称 MOS型半導体装置の製造方法

②特 願 平1-295519

22出 類 平1(1989)11月14日

⑩発 明 者 両 角 幸 男

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

@代理人 弁理士 鈴木 喜三郎 外1名

明 和 書

1. 発明の名称

MOS型半導体装置の製造方法

2. 特許請求の範囲

少なくとも、ゲート機及びゲート電極を形成する工程、ソース、ドレイン等の低濃度不純物層を 形成する工程、気相成長によるシリコン窒化機と シリコン酸化膜を積層する工程、異方性エッチバ ックによりゲート電極の側壁に接積層機でなるス ペーサーを形成する工程、ソース、ドレイン等の 高濃度不純物層を形成する工程を具備したことを 特徴とするMOS型半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、ゲート電極の側壁に異方性エッチパックによって形成された絶縁膜のスペーサーを有するMOS型半導体袋置の製造方法に関するもの

である。

{従来の枝術〕

MOS-LS1等の集積化、多機能化を図る為、 多層配線構造化やトランジスタの微細化が進めら れている。MOSトランジスタの微細化に伴う耐 ホットキャリア特性改善の為、LDD(Ligh tly-Doped-Drain) DDDD (D ouble-Diffused-Drain) 機 造としドレインの電界緩和を図る半導体装置が提 案されており、これらの製造方法は第2図の様に、 例えばシリコン基板11にフィールド酸化膜12 を選択酸化で形成し、そのアクティブ領域に15 0~200人のゲート酸化膜13を形成し、イオ ン注入によりしきい植花圧を調整した後、Si H. を熱分解したPoly-Siを約4000A 気相成基し、フォトエッチングによりゲート電板 14や配線30を同時に形成する。次にソース、 ドレインの低濃度不飽物隔15、16にリン等を 1~5×1013cm~2程度イオン注入した後、S iH、とO1を400℃程度で気相反応させたシ

リコン酸化膜17を約5000Aさせる(第3図 (a))。次に、CF4、C2F4やCHF,等 のガスを含む反応性ドライエッチャーで異方性エ ッチバックして、ゲート電極の側壁にスペーサー 18を形成する(第3図(b))。次にソース、 ドレイン等の高濃度不純物層19、20にヒ素を 1~8×10 ¹⁵ c m ⁻³位イオン注入し、活性化後、 第1の福間絶縁膜21として、SiH₄ とО₂を 気相反応させたシリコン酸化胰あるいはPSG (リンガラス) 膜を約6000A積層し、平坦化 の為塗布ガラス22をスピンコートし800℃程 度の温度でアニールする。次にコンタクトホール を開孔してから、 O. 6 μ m 程度の厚みでスパッ タしたA1合金をパターニングし第1の金属配線 23とする(第3図(c))。次に、第2の層間 絶縁膜24として気相成長シリコン酸化胰を堆積 し、更に平坦化の為塗布ガラス25をスピンコー トし400℃程度の温度でアニール後、スルーホ ールを開孔し、Ο. 8μm程度の厚みでスパッタ したA1合金をパターニングし第2の金額配線2 6とし(第3図(d))、その後プラズマ成長さ せたシリコン窒化胰等を保護職として積層し、ポ ンディングパッドを開孔している。

[発明が解決しようとする課題]

しかしながら従来技術に於いては、スペーサー 18を形成する異方性エッチパックの際、その終 点は、ゲート電極14や配線30のPoly-S iが露出する時のプラズマ発光を、特定波長の透 過するフィルターを通し、例えばSIF;(44 2 n m) やF (685 n m) の発光スペクトル受 光強度の変化より決定しようとしているが、パタ ーニングされたPoly-Siの面積はフィール ド酸化膜に比べ圧倒的に少なく発光強度の変化を 捕えにくく終点判定が困難である。またパターニ ングされたPoly-Siスペースの底面でのシ リコン酸化膜17の膜厚は、気相成長によるカス ピングで薄くなっており、Poly-Si麦面が 露出する時にはスペーサーと同じ材料でなるフィ ールド酸化胰12が大分オーバーエッチングされ てしまったり、アクチィブ領域のソース、ドレイ

ン等の表面のゲート酸化胰も抜け、シリコン表面 が叩かれダメージが発生する。これは、固定した 時間エッチングでコントロールしようとしても、 間様なことが言える。これらの結果、トランジス タのゲート農破壊、チャンネルリークの発生原因 や、フィールド酸化胰12が2~2500Aも薄 くなり層間容益の増大の他に、フィールド酸化胰 12上のPoly-Si配線30脇の段作寸法や アスペクト比が大きくなり、この上にクロスする 配線や層間膜の平坦性、カバレージに支障を期た し、ポイド29等による信頼性不良が多発してい た。しかるに本発明は、かかる問題点を解決する もので、特にMOSトランジスタのゲート電極等 の側壁スペーサー形成時のオーバーエッチを防ぐ 事により、微細多機能半導体装置の安定供給を図 ると共に、信頼性に伴う品質の向上を図ることを 目的としたものである。

[課題を解決するための手段]

本発明のMOS半導体装置の製造方法は、少な くとも、ゲート膜及びゲート電極を形成する工程、 ソース、ドレイン等の低濃度不純物圏を形成する 工程、気相成長によるシリコン窒化膜とシリコン 酸化膜を積層する工程、異方性エッチバックによ りゲート電極の側壁に接積層膜でなるスペーサー を形成する工程、ソース、ドレイン等の高濃度不 純物層を形成する工程を具備したことを特徴とす る。

(実施例)

以下本発明による半導体装置の製造方法の一実 施例を、第1図を用いて詳細に説明する。

サブミクロンルール多層配線構造のSiゲートMOS-LSIに適用した場合に於いて、例えばシリコン基板11にフィールド酸化膜12を選択酸化で約5500A形成し、そのアクティブ領域に約180Aのゲート酸化膜13を形成し、イオン注入によりしきい値電圧を調整した後、SiH4を熱分解したPoly-Siを約4000A 気和成長し、フォトエッチングによりゲート電極14や配線30を同時に形成した。次にゲート電極14やフィールド酸化膜12をマスクにしてソ

ース、ドレインの低濃度不能物層15、16にリ ン等を約2×10¹³cm⁻³程度イオン注入した。 次にSiH』とNH,を含むガス雰囲気中でシリ コン窒化胰27を800~1200人成長し、統 けてSiHaとOaを約400℃気相反応させた シリコン酸化胰17を5000人積層させた(第 1図(a))。次にC₂F₄とCHF₃ガスを含 む反応性ドライエッチャーで異方性エッチパック してゲート危極14の側壁にスペーサー18を形 成した(第3図(b))。この時、シリコン酸化 膜17を異方性エッチバックする時の終点検出は、 下地シリコン窒化胰27からのNの乳光スペクト ル337nmを受光し、この時間に所収のオーバ ーエッチングを行なったが、下地全面にシリコン 室化膜 2 7 が有ることによって確実に行なわれる と共に、シリコン窒化膜27に対して選択比が大 きくとれる為、フィールド酸化膜12やソース、 ドレイン上のゲート酸化胰13がエッチングされ てしまうことがない。次に、160~180℃の リン酸中に約15分浸漬して、シリコン窒化胰 2

7をウェットエッチングした (第1図 (c))。 続いてソース、ドレインの高濃度不純物層19、 20にヒ素を約5×10¹⁵cm⁻²イオン注入し、 950℃のアニール後、第1の層間絶縁膜21と して、SiH。とO。及びPH,を気相反応させ たシリコン酸化胰及びPSG胰を併せて約600 0 人積圧し、平坦化の為塗布ガラス22をスピン コートし800℃程度の温度でアニールした。次 にコンタクトホールを開孔し、0. 6μmの厚み でスパッタしたAI合金をパターニングし第1の 金属配線23とした(第1図(c))。次に、第 2の層間絶縁膜24としてSiHaとO2を気相 成長させたシリコン酸化膜を約6000A堆積し、 更に平坦化の為塗布ガラス25をスピンコートし 400℃程度の温度でアニール後、スルーホール を開孔し、約0.8μmの厚みでスパッタしたA 1合金をパターニングし第2の金属配線26とし (第1図(d))、その後保護膜としてプラズマ 成長させたシリコン窒化膜を積層し、ポンディン グバッドを閉孔した。

この様にして製造された半導体装置に於いては、倒壁のスペーサー18を形成する原に、フィールド酸化膜12やソース、ドレイン上のゲート酸化膜13がエッチングされてしまうことがなく、MOSトランジスタのダメージがなくなると共にデパイスの高速化を図ることが出来た。又、フィールド酸化膜12上のPolyーSi配線30脇の段作寸法も抑えられ、平坦性の改善がなされると共に、層間絶縁膜21、24のポイドもなくなった結果、歩留り、信頼性等の向上も図れた。

他の実施例として、ゲート電極とソース、ドレイン等の不純物層に、自己整合的に金属シリサイドを有する半導体装置の製造にも適用したが、例えば第2図の如く、ゲート電極14の側壁にシリコン窒化膜27、シリコン酸化膜17のスペーサー18を形成後(第2図(a))、ソース、ドレイン等の不純物層等19、20の表面に残るゲート酸化胰13をHF水溶液で除去し、この上にチタン28をスパッタし(第2図(b))、その後ハロゲンランプで約700℃、30秒の窒素アニ

ールを行なって、不純物層19、20やゲート電 極14のシリコン表面に接しているチタン28をモノシリサイド化させ、フィールド酸化度12やシリコン酸化膜でなるスペーサー18上は窒化チタンとさせ、これを過酸化水素水とアン除去させ、再び800℃のハロゲンランで窒素アニールを行ない残ったモノシリサイドをシート抵抗3Ω/□程度のチタンダイシリサイド31とした(第2回でのチタングイシリサイド31としたのチタングイシリサイド31としたのチタングイシリサイド31としたである程度除去されてしまうが、シリカ層19、20表面のシリサイド31の分離が従来に比べ確実に行なわれる様になり、歩密りも飛躍的に向上させることが出来た。

又、第1及び第2の層間絶縁膜21、24として、TEOSとO2のプラズマ反応やTEOSとO3を熱反応させた気相成長シリコン酸化膜をデバイス適用したが、カスピングがないことからSIH4とO2を気相反応させたシリコン酸化膜を

用いたものより平坦性を、より改善させることが 出来た。

尚、実施例では、多層金属配線のNchMOS-LS1について説明したが、単層金属配線やCMOS-LSIにも適用でき、又、金属配線としては、純A1やこれにCu、S1、Pt、Co等を含む合金単層に限らず、更にバリアメタルやハレーション防止の為のキャップメタルをA1合金配線の上、あるいは下に積層した構造にも応用可能である。

[発明の効果]

以上の様に本発明によれば、MOSトランジスタのゲート電極等の側壁スペーサーをシリコン窒化膜とシリコン酸化膜の積層構造とし、スペーサー形成時にフィールド酸化膜やゲート酸化膜のオーバーエッチを防ぐ事により、歩留り、電気特性や信頼性の向上がなされ、より集積化、多機能化された半導体装置の安定供給に寄与出来るものである。

27・・・シリコン窒化膜

28・・・・チタン

29・・・・ポイド

30・・・・配線

コ1・・・・シリサイド

以上

出願人 セイコーエブソン株式会社 代理人 弁理士 鈴 木 喜三郎(他1名)

4. 図面の簡単な説明

第1図(a)~(d)、及び第2図(a)~ (d)は、本発明による半導体装置の製造方法の 実施例を示す概略断面図である。

第3図 (a) ~ (d) は、従来の半導体装置の 製造方法に係わる概略断面図である。

11・・・シリコン基板

12・・・・フィールド酸化膜

13・・・ゲート酸化膜

14・・・ゲート電極

15、16・低濃度不純物層

17・・・・シリコン酸化膜

18・・・スペーサー

19、20 · 高濃度不鈍物層


21・・・第1の層間絶縁膜

22、25・塗布ガラス


23・・・第1の金属配線


24・・・第2の層間絶緑膜

26・・・第2の金属配線



特別平3-155640(5)





.